MIPS, RISC용 Siemens FPGA 활용

Apr 18, 2023

이번 협력을 통해 MIPS는 Siemens Veloce proFPGA 플랫폼을 사용하여 eVocore P8700을 포함한 MIPS 코어를 시연하고 있습니다. 일관된 멀티 스레드, 멀티 코어 및 멀티 클러스터 확장성을 갖춘 최초의 OoO(Out-of-Order) 프로세서인 코어는 이미 자율 ​​주행 및 첨단 운전자 지원 시스템(ADAS)을 포함한 애플리케이션에 채택되었습니다.

proFPGA 플랫폼에서 RISC-V CPU를 실행하면 개발자는 실리콘을 만들기 전에 최종 시스템을 검증할 수 있습니다. 고객은 맞춤형 로직과 가속기를 추가하고 SoC(시스템 온 칩)를 검증하여 최적의 기능을 구현할 수 있습니다. 또한 Siemens의 Veloce proFPGA 플랫폼은 고객 소프트웨어 팀에게 플랫폼의 프로토타이핑 하드웨어 시스템, 소프트웨어 도구 및 디버그 추적 후크에 대한 전체 액세스 권한을 제공하여 초기 소프트웨어 개발 및 하드웨어-소프트웨어 공동 설계를 가능하게 합니다.

MIPS의 CEO인 Desi Banatao는 "향후 설계를 위해 점점 더 많은 SoC 설계자가 RISC-V로 전환함에 따라 eVocore 프로세서가 제공하는 탁월한 수준의 확장성 때문에 eVocore 프로세서에 대한 관심이 높아지고 있습니다."라고 말했습니다. "우리는 고객이 Siemens의 Veloce proFPGA 플랫폼이 제공하는 확장 가능한 용량 및 유연성과 함께 동급 최고의 eVocore P8700의 모든 기능과 도구의 혜택을 누릴 수 있도록 Siemens와 협력하게 된 것을 기쁘게 생각합니다."

개발자는 최대 64개 클러스터, 클러스터당 8개 코어, 코어당 2개 스레드와 함께 일관성을 유지하면서 P8700을 사용하여 시스템에 자체 가속기를 추가할 수도 있습니다.

데스크탑 FPGA 프로토타입은 온보드 테스트벤치 및 이더넷 생성기 또는 PCI Express 버스와 같은 외부 하드웨어에 대한 회로 내 연결을 통해 다양한 유형의 워크로드에 사용할 수 있습니다. 이를 통해 MIPS는 단일 코어, 단일 스레드 CPU부터 멀티 코어, 멀티 클러스터 구성까지 다양한 구성을 지원할 수 있습니다.

Siemens Digital Industries Software의 HW 지원 검증 담당 부사장 겸 총괄 관리자인 Jean-Marie Brunet은 "SoC 설계의 복잡성이 증가함에 따라 더욱 실질적인 프로토타이핑 도구가 필요합니다."라고 말했습니다. "우리는 MIPS 고객과 개발자가 IP에서 하위 시스템, SoC에 이르기까지 사용 사례에 맞는 강력하고 확장 가능한 프로토타이핑 솔루션을 제공하여 가속화되는 혁신 속도를 따라갈 수 있도록 지원하게 된 것을 기쁘게 생각합니다."

www.mips.com; www.siemens.com